英特尔Stratix 10 GX 10M FPGA采用EMIB连接

  现场可编程门阵列(FPGA)的优势就是能够制造功能强大的芯片，可重复单元设计的性质，能够吸收工艺技术方面的问题。在达到硅片的极限时，增大芯片尺寸就称为加强性能的唯一方法。外媒此前已经详细介绍过台积电(TSMC)在GPU中使用过的2.5D晶圆片上封装(COWOS)工艺、英特尔的嵌入式多芯片互联桥(EMIB)工艺、以及FOVEROS之类的堆叠技术。 

  英特尔通过将多种基于不同制程节点的芯片连接到一起，能够实现高功率芯片(如GPU)和低功率芯片(如HBM)的衔接。但EMIB同样存在缺陷，热稳定性不足以承受两个高功率芯片之间的连接，只能搭配一颗高功率芯片和一颗低功率芯片;在基板中将两个管芯连接在一起时(尤其是通孔或BGA设计的高功率管芯)，还需要考虑到机械应力(尤其在使用不同的金属时);热胀冷缩很容易导致重要节点的故障，对注重长期使用的嵌入式芯片来说相当致命;在处理有机基板时，分离的厚度降低连接大功率芯片的可行性。 

  英特尔在10月6日公布自家最新款“大型”FPGA，这款芯片采用英特尔里程碑意义的EMIB连接技术。而且似乎在Stratix 10 GX 10M FPGA上消除EMIB的隐患，这款专为ASIC原型和仿真市场打造的大型FPGA运行频率在50MHz到300MHz之间。 

  Stratix 10 GX 10M的逻辑元件数量达到1020万，包含6912个DSP元件和48个收发器输出，传输速率17.4Gbps。英特尔表示这些功能主要是为支持PCIe 3.0/4.0而设计，这款FPGA同时支持H-tiles，满足客户对定制设计的连接需求。 

  英特尔通过将两个大型5.1M FPGA逻辑元件和三个EMIB连接相结合，可产出平均热设计功耗(TDP)从150W至400W芯片，同时具有先进的冷却特性。FPGA围绕着这两个5.1M逻辑元件管芯展开，并通过三条EMIB连接到一起，其运行在1GHz以上的AIB协议，并构成整个芯片上25920连接引脚的一部分。

  尽管ASIC原型设计和仿真市场相对较小(英特尔表示年均3~5亿美元)，但客户希望越来越大的FPGA，以便通过最少的安装来获得最准确的结果。但英特尔表示，Stratix 10 GX 10M的新设计可替代旧款四路GX 2800 FPGA ，在相同工作负载的情况下，连接性能提升一倍、功耗却降低40% 。

  AnandTech指出，英特尔使用多EMIB连接两个高功率芯片(75W/150W)，将该技术推向广泛市场的关键一步。以此作为概念验证，可为多管芯EMIB和Foveros CPU设计在未来分立式GPU产品中的发展而铺平道路。